Python 核心开发团队宣布，开放指令集架构 RISC-V 现已作为 Tier 3 平台获得 CPython 官方支持。在社区持续努力、在真实芯片上稳定并验证相关实现之后，贡献者 Stan Ulbrych 在 Python Insider 博客上发布了这一消息。
要被正式纳入 Python 平台支持文档 PEP 11，需要开展大量协作工作。贡献者花费数月时间在真实物理硬件上运行测试、解决架构特有的缺陷、强化构建基础设施、提交补丁并审查变更。Ulbrych 特别强调了 RISE Project 提供的硬件支持。该项目提供了多台实体 RISC-V 计算机作为构建机器人，用于运行自动化测试和调试特定于该架构的问题。
虽然获得 Tier 3 级别标志着一项关键进展，但仍有大量开发工作正在进行。构建机器人通常只会在补丁合入后执行测试，这会造成发现缺陷的延迟。为解决这一问题，团队正在通过 RISE RISC-V Runners 计划与 RISE Project 合作，将 RISC-V 硬件直接引入 CPython 的持续集成流水线，为贡献者提供更快的自动化反馈。
展望更远的未来，维护者计划推动 RISC-V 在 PEP 11 中升级为 Tier 2 支持。核心贡献者还打算研究特定于该架构的优化，通过更充分地利用 RISC-V 平台能力来提升运行时性能。
为了验证不同配置下的稳定性，开发团队明确呼吁能够使用兼容开发板的开发者参与测试。
Ulbrych 表示：“重要的是，我们需要人们使用它并向我们提供反馈。如果你能够使用 RISC-V 硬件，请尝试构建和运行 CPython，运行你的工作负载和测试套件，并告诉我们哪些地方出现了问题。”
最后，Ulbrych 强调，CPython 只是整个生态系统中的一层。要全面提升 RISC-V 的可用性，仍需要社区持续为第三方 Python 软件包、编译器、工具链和开发者基础设施作出贡献。
Hacker News 和 Reddit 的 RISCV 社区 的讨论将这一里程碑视为重要的成熟度信号，同时也积极分析 Tier 3 级别在实际工程中的影响。开发者指出，尽管 Tier 3 状态意味着该平台仍可能偶尔出现故障，而且不会因此阻止核心版本发布，但获得上游官方支持消除了长期以来将 RISC-V 集成到软件 CI/CD 流水线中的一个主要障碍。讨论还围绕 RV64GC 等硬件配置和即将推出的 RVA23 等标准展开，探讨如何利用向量扩展、位操作和无分支指令等现代核心能力，最终优化 Python 解释器的性能。
RISC-V 是一种开放标准指令集架构，旨在提供 x86 和 ARM 等专有架构之外的另一种选择。x86 是一种由传统商业实体严密控制的专有架构，ARM 则受到限制性许可费用和严格企业控制的约束，而 RISC-V 是任何人都可以实现的开放标准。由于其规范完全开放且采用模块化设计，相关生态系统近年来已显著扩张，行业预测其规模到 2032 年将增长至目前的四倍。这种开放性消除了供应商锁定，避开了专有许可壁垒，并为现代计算提供了可定制、免版税的硬件基础。因此，确保 Python 能够在这些系统上可靠运行，已经成为该语言生态系统的一项重要任务。
原文链接：
https://www.infoq.com/news/2026/09/riscv-cpython/
声明：本文为 InfoQ 翻译，未经许可禁止转载。
点击底部
阅读原文访问 InfoQ 官网，获取更多精彩内容！
